特許

J-GLOBAL ID：200903066842236602

インバータ出力電流制御方法

発明者： 多田 知史
出願人/特許権者： 日新電機株式会社
代理人 (1件)： 江原 省吾 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-244650
公開番号（公開出願番号）：特開平7-107749
出願日： 1993年09月30日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 スイッチング周波数を低減化すると共に出力電流指令値への追従性が良好なものにする。【構成】 4つのスイッチング素子S1 〜S4 をフルブリッジで構成したインバータの出力電流Iをヒステリシス・コンパレータ方式で制御する方法であって、第1と第2からなる二段階のヒステリシス信号LU1,LL1及びLU2,LL2を生成し、出力電流Iが第1のヒステリシス信号LU1,LL1を超える時点で、負荷に電圧を印加する電圧印加モードと、その電圧印加モードでONしていたスイッチング素子S1 〜S4 をOFFして負荷に電圧を印加しない無電圧モードに交互に移行し、出力電流Iが第2のヒステリシス信号LU2,LL2を超える時点で、負荷に印加する電圧の極性を反転するスイッチングモードに移行させる。このようにして、出力電流指令値Iref に対してヒステリシス幅±ΔI1 ,ΔI2 内で出力電流Iを追従させる。

請求項（抜粋）：

複数のスイッチング素子をフルブリッジで構成した電圧型インバータの出力電流をヒステリシス・コンパレータ方式で制御するインバータ出力電流制御方法であって、出力電流指令値に対して所定のヒステリシス幅を有する第1と第2からなる二段階のヒステリシス信号を生成し、出力電流が第1のヒステリシス信号を超える時点で、負荷に電圧を印加する電圧印加モードと、その電圧印加モードでONしていたスイッチング素子をOFFして負荷に電圧を印加しない無電圧モードに交互に移行し、出力電流が第2のヒステリシス信号を超える時点で、負荷に印加する電圧の極性を反転するスイッチングモードに移行させるようにしたことを特徴とするインバータ出力電流制御方法。