特許
J-GLOBAL ID：200903066873487417
アナログ乗算器
発明者：
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-081055
公開番号（公開出願番号）：特開平10-275193
出願日： 1997年03月31日
公開日（公表日）： 1998年10月13日
要約：
【要約】【課題】 ひずみや混変調ひずみの発生がなく、ビデオ帯や中間周波数帯のミキサや位相検波等に適した広帯域アナログ乗算器を、小規模CMOS回路で提供する。【解決手段】 乗算動作に必要な加減算信号を無ひずみで供給する加算回路11を備えているため、中心となるM1 〜M4 のMOSトランジスタの出力からは2つの入力信号電圧Vx ,Vy の積に比例した電流が得られ、不要な高周波ひずみや入力信号のひずみに起因する混変調ひずみを抑えることができ、理想的なアナログ乗算動作が実現できる。
請求項（抜粋）：
第1および第2の入力はそれぞれ位相が互いに反転の関係にある正極信号と負極信号からなる差動信号であり、それぞれソース接地接続された第1の電界効果トランジスタとドレイン接地接続された第2の電界効果トランジスタとからなり、前記第1の電界効果トランジスタのドレイン電流を、前期第2の電界効果トランジスタのソース端子に入力するように構成し、前記第1の電界効果トランジスタのゲートを第1の入力端子とし、前記第2の電界効果トランジスタのゲートを第2の入力端子とし、第2の電界効果トランジスタのソースを出力端子とする第1〜第4の加算回路とを備え、前記第1の加算回路の第1の入力端子と前記第3の加算回路の第1の入力端子に第1の入力の正極信号を入力し、前記第2の加算回路の第1の入力端子と前記第4の加算回路の第1の入力端子に第1の入力の負極信号を入力し、前記第1の加算回路の第2の入力端子と前記第2の加算回路の第2の入力端子に第2の入力の正極信号を入力し、前記第3の加算回路の第2の入力端子と前記第4の加算回路の第2の入力端子に第2の入力の負極信号を入力し、前記第1の加算回路の出力信号を第3の電界効果トランジスタのゲートソース間に印加し、前記第2の加算回路の出力信号を第4の電界効果トランジスタのゲートソース間に印加し、前記第3の加算回路の出力信号を第5の電界効果トランジスタのゲートソース間に印加し、前記第4の加算回路の出力信号を第6の電界効果トランジスタのゲートソース間に印加し、結果として第3の電界効果トランジスタのドレイン電流と第6の電界効果トランジスタのドレイン電流の和と、第4の電界効果トランジスタのドレイン電流と第5の電界効果トランジスタのドレイン電流の和との差電流かまたはこの差電流に比例する差電圧を出力してなることを特徴とするアナログ乗算器。
IPC (2件)：
FI (2件)：
G06G 7/163 M
, H03G 3/10 B
