特許

J-GLOBAL ID：200903066906673041

半導体装置およびその製造方法

発明者： 金村 龍一
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-032587
公開番号（公開出願番号）：特開2000-232160
出願日： 1999年02月10日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】 シャロートレンチアイソレーション構造の素子分離を用いた高集積度半導体装置において、接続孔開口工程のミスアライメントに起因する接合リークを低減する。【解決手段】 接続孔11の側面に絶縁材料からなるサイドウォール16を形成する。これにより、ミスアライメントに起因して接続孔11下部に発生するスリット4の側面にも、サイドウォール16が形成される。したがって、スリット4側面に形成される密着層12の膜厚が薄い場合であっても、後工程の埋め込み金属層13の形成工程における、金属ハロゲン化物ガスによる半導体基体1の侵食部の発生が防止される。

請求項（抜粋）：

半導体基体上の複数の素子分離領域と、該複数の素子分離領域間の半導体基体と、全面に形成された層間絶縁膜と、前記複数の素子分離領域間の半導体基体に臨み前記層間絶縁膜に開口された接続孔と、該接続孔に充填されたコンタクトプラグを具備する半導体装置であって、前記接続孔は、側面に絶縁材料からなるサイドウォールを有することを特徴とする半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/762

FI (3件)：

H01L 21/90 C ,  H01L 21/28 301 T ,  H01L 21/76 D

Fターム (77件)：

4M104AA01 ,  4M104BB14 ,  4M104CC01 ,  4M104DD04 ,  4M104DD08 ,  4M104DD12 ,  4M104DD16 ,  4M104DD17 ,  4M104DD18 ,  4M104DD37 ,  4M104DD45 ,  4M104DD75 ,  4M104DD84 ,  4M104EE09 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104FF30 ,  4M104GG16 ,  4M104HH20 ,  5F032AA34 ,  5F032AA44 ,  5F032AA46 ,  5F032AA70 ,  5F032AA77 ,  5F032AA84 ,  5F032CA23 ,  5F032DA03 ,  5F032DA04 ,  5F032DA33 ,  5F032DA53 ,  5F032DA78 ,  5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ35 ,  5F033KK01 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP09 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ34 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ74 ,  5F033QQ82 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR06 ,  5F033SS02 ,  5F033SS04 ,  5F033SS12 ,  5F033SS13 ,  5F033TT02 ,  5F033TT07 ,  5F033VV16 ,  5F033XX15