特許
J-GLOBAL ID：200903066914346670

図形描画装置

発明者：
加藤 義幸

加藤 義幸 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (4件)： 田澤 博昭 ,  加藤 公延 ,  田澤 英昭 ,  濱田 初音
公報種別：公開公報
出願番号（国際出願番号）：特願2005-142992
公開番号（公開出願番号）：特開2006-318404
出願日： 2005年05月16日
公開日（公表日）： 2006年11月24日
要約：
【課題】 メモリアクセスとピクセルシェーダ本来の演算処理を並列に実行することにより、メモリアクセスのレイテンシを隠蔽することを可能とする、マルチスレッド型のピクセルシェーダを用いた図形描画装置を提供することを目的とする。【解決手段】 図形描画装置は、頂点データを処理する頂点シェーダ300と、ビューポートクリッピング回路301と、セットアップ回路302と、ラスタライザ303と、テクスチャデータを保存するテクスチャメモリ305と、ピクセルデータを保存するフレームバッファ306と、ピクセルデータとテクスチャデータにアクセスしてピクセル単位のピクセルスレッドを生成して並列処理するマルチスレッドシェーダ304とを備えている。【選択図】 図1
請求項（抜粋）：
テクスチャデータを保存するテクスチャメモリと、 ピクセルデータを保存するフレームバッファと、 前記ピクセルデータと前記テクスチャデータとにアクセスしてピクセル単位のピクセルスレッドを生成し、複数の前記ピクセルスレッドを並列処理するマルチスレッドシェーダとを備えた図形描画装置。
IPC (2件)：
G06T 15/00 ,  G06T 1/20
FI (2件)：
G06T15/00 100A ,  G06T1/20 C
Fターム (20件)：
5B057AA20 ,  5B057CA01 ,  5B057CA08 ,  5B057CA13 ,  5B057CA17 ,  5B057CB01 ,  5B057CB08 ,  5B057CB13 ,  5B057CB16 ,  5B057CC01 ,  5B057CF10 ,  5B057CH05 ,  5B057CH11 ,  5B080CA01 ,  5B080CA03 ,  5B080CA04 ,  5B080FA02 ,  5B080FA03 ,  5B080GA02 ,  5B080GA22
引用特許：
審査官引用 (3件)
引用文献：
審査官引用 (3件)
  • ”2003年のCPU”
  • ”PCの明日がまるごと分かる!! 2005年大予測!”
  • ”新時代に突入したGPUと最新グラフィックボード入門 新世代GPUを徹底解剖”

前のページに戻る

TOP

BOTTOM