特許

J-GLOBAL ID：200903066918234108

絶縁ゲート型半導体装置

発明者： 上野 勝典
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106589
公開番号（公開出願番号）：特開平5-259443
出願日： 1992年04月24日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】 シリコンカーバイトを半導体材料として採用する際に問題となるターンオフ時の耐圧性能を向上し、導通抵抗が低く、スイッチング速度の早いなどの特性を有し、装置の小型化などを図ることが可能なシリコンカーバイト製の絶縁ゲート型半導体装置を実現する。【構成】 p型のベース層8の底部にp+ 型の埋め込み層9を形成し、さらに、ベース層8内部にp+ 型のウェル領域7を形成することにより、ターンオフ時に充電電流の流れる経路を低抵抗化し、寄生するトランジスタの導通を防止する。さらに、深い埋め込み層9を実現するために、2層のドレイン層3および4を採用する。

請求項（抜粋）：

シリコンカーバイトを主たる材料とする半導体装置であって、第2導電型のドレイン領域上に接続されたドレイン電極と対峙する位置に、ソース電極の設置される第2導電型のソース領域が内部に形成された第1導電型のベース領域と、この第1導電型のベース領域上に前記ソース領域から前記ドレイン領域に亘ってゲート酸化膜を介して設置されたゲート電極とを有する絶縁ゲート型半導体装置において、前記ベース領域底部に該ベース領域に比して不純物濃度の高い第1導電型の高濃度領域が形成されていることを特徴とする絶縁ゲート型半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 B ,  H01L 29/78 301 P

引用特許：

審査官引用 (4件)

• 特開昭61-013667
  
• 特表平3-501670
  
• 特開昭60-196975
  
• 特開平3-157974