特許
J-GLOBAL ID：200903066926781789
演算システム
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-012538
公開番号（公開出願番号）：特開2002-215382
出願日： 2001年01月19日
公開日（公表日）： 2002年08月02日
要約：
【要約】【課題】再構成を演算実行と同時に行うことができ、再構成時の時間的なオーバーヘッドを低減できる演算システムを提供することにある。【解決手段】供給される構成情報に基づいて再構成し所定のデータに対し所定の演算を行う演算実行部93と、リング状にかつシフト信号を受けて各記憶情報をシフト可能に接続された構成情報を記憶可能で、記憶した構成情報を上記演算実行部に供給する第1のレジスタと、書き込み信号を受けて構成情報を書き替え可能な第2のレジスタを含む複数のレジスタと、書き込み時には、書き込むべき構成情報を上記第2のレジスタに供給し、被書き込み時には、前段のレジスタに記憶された構成情報を第2のレジスタに供給する選択手段とを含む構成情報記憶部92と、構成情報記憶部に書き込み信号および書き込むべき構成情報を送信して、第2のレジスタの構成情報を書き替えさせるCPU91とを有する。
請求項（抜粋）：
供給される構成情報に基づいて再構成し、所定のデータに対し所定の演算を行う演算実行部と、構成情報を記憶可能な複数の記憶手段がリング状に、かつ、各記憶情報をシフト可能に接続され、一の記憶手段に記憶された構成情報を上記演算実行部に供給し、他の記憶手段に、構成情報が書き込まれる構成情報記憶部と、上記構成情報記憶部の所定の記憶手段に構成情報を書き込む制御手段とを有する演算システム。
Fターム (4件)：
5B022CA03
, 5B022DA01
, 5B022DA04
, 5B022FA01
