特許

J-GLOBAL ID：200903066929674568

半導体装置

発明者： 大川 和彦
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-327632
公開番号（公開出願番号）：特開平7-181230
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】多電源系を有する半導体装置に於て、出力バッファ回路の状態設定およびプルアップ、プルダウントランジスタの切り放しを容易に行う。【構成】複数の電源系が互いに分離された半導体装置に於て、出力回路と出力回路を駆動する回路の電源系を分け、状態設定用トランジスタを付加する。また、入力回路においては、入力バッファの電源系とは異なる電源系にプルアップ、プルダウントランジスタのソ-ス電極、ゲ-ト電極を接続する。【効果】電源電位を変更することのみで容易に出力バッファ回路の状態設定が可能となる。複雑なテストパタ-ンを必要とせず、かつ、状態設定用の信号入力端子を増加させる必要もなく、容易に出力バッファ回路の能力試験を行うことができる。さらに入力回路においても、わずかなトランジスタを付加するのみで、入力リ-クの測定が可能となり、テスト端子の増加を招くこともない。

請求項（抜粋）：

第1の電源端子と第2の電源端子との間に接続された出力バッファ回路と、前記出力バッファ回路の入力端子に論理信号を与える第3の電源端子と第4の電源端子との間に接続された出力バッファ駆動回路を同一半導体基板上に形成した半導体装置において、前記第3の電源端子と前記出力バッファ回路の前記入力端子との間に挿入接続され、かつゲ-ト端子に前記第1の電源端子の電位が与えられる第1導電型の第1のトランジスタと、前記出力バッファ駆動回路と前記第4の電源端子との間に挿入接続され、かつゲ-ト端子に前記第1の電源端子の電位が与えられる第2導電型の第2のトランジスタと、前記第1の電源端子と第2の電源端子との間に接続されその入力端子に前記第3の電源端子の電位が与えられる反転回路と、第4の電源端子と前記出力バッファ回路の前記入力端子との間に挿入接続され、かつゲ-ト端子に前記反転回路の出力電位が与えられる前記第2導電型の第3のトランジスタとを有し、前記第1、第2、第3、第4の電源端子間は電気的に分離されていることを特徴とする半導体装置。

IPC (2件)：

G01R 31/28 ,  H01L 21/66