特許
J-GLOBAL ID：200903066930974087
電界効果トランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-287566
公開番号（公開出願番号）：特開平6-140629
出願日： 1992年10月26日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 低コストで、しかも安定して出力レベルの異なる多品種のFETを製造し得るFETの製造方法を提供することである。【構成】 半導体基板に設けられ不純物を含有する活性領域と、前記活性領域上に配設されたゲート電極と、前記活性領域上に前記ゲート電極を介して対向配設されたソース電極及びドレイン電極とを備え、出力レベルを決定する前記活性領域におけるゲート幅方向の領域幅を、その出力レベルに対応した所定値で設定したものである。
請求項（抜粋）：
電界効果トランジスタの製造方法であって、電界効果トランジスタの出力レベルを決定する領域幅が所定値に設定され、不純物を含有する活性領域を半導体基板に形成する工程と、前記領域幅の方向をゲート幅方向としたゲート電極を前記活性領域上に形成すると共に、該ゲート電極を介して対向するようにソース電極及びドレイン電極を前記活性領域上に形成する工程とを順次施すことを特徴とする電界効果トランジスタの製造方法。
IPC (2件)：
H01L 29/784
, H01L 27/088
H01L 29/78 301 X
, H01L 27/08 102 G
