特許

J-GLOBAL ID：200903066945962743

薄膜トランジスタ

発明者： 奥村 佳弘 ,  増田 敏 ,  北村 健 ,  宮武 茂博 ,  田畑 仁 ,  川合 知二
出願人/特許権者： ミノルタ株式会社
代理人 (1件)： 谷川 昌夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-086175
公開番号（公開出願番号）：特開2002-289859
出願日： 2001年03月23日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】 ZnO膜を半導体活性層とする薄膜トランジスタであって、ゲート絶縁膜のリーク電流を抑制し、良好なトランジスタ特性が得られる薄膜トランジスタを提供する。【解決手段】 絶縁性基板1上に形成された薄膜トランジスタT1。基板1上には、ゲート電極2、ゲート絶縁膜31、中間層32、ZnOからなる半導体活性層4が順に形成されており、半導体活性層4上にはソース電極5とドレイン電極6が形成されている。中間層32は、半導体活性層(ZnO膜)4からの可動イオン(Znイオン)のゲート絶縁膜32への侵入を防止するなどのために設けられており、窒化シリコンからなる。

請求項（抜粋）：

半導体活性層、ゲート電極、ソース電極、ドレイン電極及び前記ゲート電極と前記半導体活性層の間に配置されたゲート絶縁膜を有し、前記半導体活性層が酸化亜鉛(ZnO)からなり、前記ゲート絶縁膜と前記半導体活性層との間に前記ゲート絶縁膜の材料とは異なる組成の材料からなる中間層が設けられていることを特徴とする薄膜トランジスタ。

FI (2件)：

H01L 29/78 618 B ,  H01L 29/78 617 U

Fターム (34件)：

5F110AA30 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD06 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF05 ,  5F110FF09 ,  5F110FF28 ,  5F110FF30 ,  5F110FF31 ,  5F110GG01 ,  5F110GG06 ,  5F110GG25 ,  5F110GG42 ,  5F110HL02 ,  5F110HL03 ,  5F110HL22 ,  5F110NN02 ,  5F110NN12 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN35 ,  5F110NN72