特許

J-GLOBAL ID：200903066952231380

半導体装置の製造方法

発明者： 増田 員拓
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-088826
公開番号（公開出願番号）：特開2004-296894
出願日： 2003年03月27日
公開日（公表日）： 2004年10月21日
要約：

【課題】少なくとも開口部を有した基板に対してエッチングを行う際に、該開口部内に不純物が混入し難い工程を採用した半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、貫通孔11を有した基板に対し、該貫通孔11とは異なる領域においてエッチングを行う工程を含む半導体装置の製造方法であって、基板に対し、貫通孔11の開口面に跨る形にてレジスト72を形成し、該レジスト72を露光によりパターニングした後に、エッチングを行うことを特徴とする。【選択図】 図5

請求項（抜粋）：

開口部を有した基板に対し、該開口部とは異なる領域においてエッチングを行う工程を含む半導体装置の製造方法であって、 前記基板に対し、前記開口部の開口面に跨る形にてレジストを形成し、該レジストを露光によりパターニングした後に、エッチングを行うことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L21/3205 ,  H01L23/12 ,  H01L23/52 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

FI (4件)：

H01L21/88 J ,  H01L23/12 L ,  H01L25/08 Z ,  H01L23/52 C

Fターム (36件)：

5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ08 ,  5F033JJ11 ,  5F033MM01 ,  5F033MM08 ,  5F033MM30 ,  5F033NN05 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP26 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ21 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033RR22 ,  5F033SS04 ,  5F033SS15 ,  5F033TT04 ,  5F033TT07 ,  5F033VV07