特許

J-GLOBAL ID：200903066987559108

半導体装置

発明者： 山口 憲 ,  山口 伸也 ,  芝 健夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-369144
公開番号（公開出願番号）：特開2001-185733
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】薄膜トランジスタの大規模集積化による電気的特性バラツキを抑制する。【解決手段】薄膜トランジスタのチャネル領域となる多結晶シリコン膜の一部に、基板不純物濃度よりも高く不純物をドープした領域を導入する。

請求項（抜粋）：

絶縁体基板と、上記絶縁体基板上に形成された第1の半導体層と、上記半導体層に形成された少なくとも二つの高濃度ドープ層と、上記高濃度ドープ層に形成されたオーミック性電極と、上記オーミック性電極の中間に位置する制御性電極からなり、上記第1の半導体層の少なくとも一部に、上記第1の半導体層の不純物濃度より高い濃度で不純物がドープされた領域を設けたことを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/20 ,  H01L 21/265

FI (3件)：

H01L 21/20 ,  H01L 29/78 618 F ,  H01L 21/265 V

Fターム (30件)：

5F052AA02 ,  5F052BB07 ,  5F052DA02 ,  5F052JA01 ,  5F110AA01 ,  5F110AA08 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110EE03 ,  5F110EE43 ,  5F110FF02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG16 ,  5F110GG25 ,  5F110GG36 ,  5F110GG37 ,  5F110GG45 ,  5F110GG52 ,  5F110GG60 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HL22 ,  5F110NN02 ,  5F110NN35 ,  5F110PP03 ,  5F110PP10 ,  5F110QQ11