特許
J-GLOBAL ID:200903067021380175
薄膜トランジスタ及びその製造方法、薄膜トランジスタを備えたアレイ基板及びその製造方法
発明者:
出願人/特許権者:
代理人 (5件):
曾我 道照
, 曾我 道治
, 古川 秀利
, 鈴木 憲七
, 梶並 順
公報種別:公開公報
出願番号(国際出願番号):特願2006-178098
公開番号(公開出願番号):特開2007-150240
出願日: 2006年06月28日
公開日(公表日): 2007年06月14日
要約:
【課題】有機半導体物質からなる半導体層を損傷することなく、トップゲートタイプのボトムコンタクト構造の薄膜トランジスタ及びこれを備えたアレイ基板を製造する。【解決手段】本発明は、基板上に形成されたソース電極及びドレイン電極と、ソース電極及びドレイン電極の上部に形成された低分子有機半導体層と、低分子有機半導体層の上部に形成されたゲート絶縁膜と、ゲート絶縁膜の上部に形成されたゲート電極とを備えるトップゲートタイプのボトムコンタクト構造となっており、有機半導体層の裏面がソース電極及びドレイン電極の表面と接触する薄膜トランジスタ及びこれを備えたアレイ基板を提案することによって、素子特性を向上させることができるとともに、また、その表面状態が滑らかなバッファ層を形成し、バッファ層上に有機半導体層を形成することによって、有機半導体層の結晶性を向上させ、素子特性を更に向上させることができる。【選択図】図4g
請求項(抜粋):
基板上に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の上部に形成される低分子有機半導体層と、
前記低分子有機半導体層の上部に形成されるゲート絶縁膜と、
前記ゲート絶縁膜の上部に形成されるゲート電極と
を備えることを特徴とする薄膜トランジスタ。
IPC (2件):
FI (3件):
H01L29/78 618B
, H01L29/28 100A
, H01L29/78 626C
Fターム (37件):
5F110AA30
, 5F110BB01
, 5F110CC05
, 5F110DD01
, 5F110DD02
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE43
, 5F110EE44
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF09
, 5F110FF27
, 5F110FF29
, 5F110GG05
, 5F110GG42
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK07
, 5F110HK32
, 5F110HK33
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL22
, 5F110HL23
, 5F110NN02
, 5F110NN27
, 5F110NN72
引用特許:
前のページに戻る