特許

J-GLOBAL ID：200903067042471049

通信レジスタ付並列計算機

発明者： 安藤 憲行
出願人/特許権者： 甲府日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-033620
公開番号（公開出願番号）：特開平8-235135
出願日： 1995年02月22日
公開日（公表日）： 1996年09月13日
要約：

【要約】【目的】 複数個の通信レジスタワードに対するリードアクセス、もしくはライトアクセスを行うベクトルアクセスを可能とする構成にすることにより、複数個の演算プロセッサ間の同期制御、排他制御、通信制御のオーバヘッドを低減する。【構成】 リクエストパケット制御部311は、相互結合網4からのリクエストを解読して、スカラストアアクセス,ベクトルスカラアクセス,スカラロードアクセス,ベクトルロードアクセスの別を判断する。通信レジスタ制御部310は、4つのアクセスタイプに対応して、ベースアドレスレジスタ320,ディスタンスレジスタ321,ベクトル長レジスタ322,アドレス加算器323,ベクトル長減算器324及びライトレジスタ302を制御し、またライトイネーブル305又はリードイネーブル306を有効化する。

請求項（抜粋）：

複数の演算プロセッサと、主記憶装置と、前記演算プロセッサ間の同期制御,排他制御及び通信制御の高速実行を目的とする複数アドレスの通信レジスタ装置と、これら各装置を結合する相互結合網とから構成される通信レジスタ付並列計算機において、前記通信レジスタ装置は、前記主記憶装置より高速なメモリと、前記各演算レジスタから前記相互結合網を介して入力するリクエスト内のコードフィールドを解読して、アクセスがスカラタイプかベクトルタイプか、及びストアアクセスかロードアクセスかを判断し、またストア命令の場合には前記リクエスト内のデータフィールドのデータを書き込みデータとしてバッファリングするリクエストパケット制御部と、前記解読の結果がスカラストアアクセスなら前記メモリの一つのワードへの書き込み、ベクトルストアアクセスなら複数ワードへの連続書き込み、スカラロードアクセスなら一つのワードからの読み出し、ベクトルロードアクセスなら複数ワードからの連続読み出しのための各制御を行う通信レジスタ制御部と、前記スカラロードアクセス又はベクトルロードアクセスの場合に前記メモリからの読み出しデータを前記相互結合網に送出するためのリプライデータを生成するリプライパケット制御部とを有することを特徴とする通信レジスタ付並列計算機。