特許
J-GLOBAL ID：200903067049745748
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平10-108817
公開番号（公開出願番号）：特開平11-306756
出願日： 1998年04月20日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 ネガティブワード線方式をとるダイナミック型RAM等の動作を安定化しつつ、その低消費電力化を図る。【解決手段】 ネガティブワード線方式のダイナミック型RAM等において、ワード線の非選択レベルとなる負電位の内部電圧VNNを生成するVNN発生回路VNNGを、比較的大きな供給能力を有しかつその動作が例えば電源電圧VCC等の電位を識別するパワーアップ検出回路の出力信号たるパワーアップ検出信号PUP、又は内部電圧VNNの電位をモニタするVNNモニタ回路VNNMの出力信号VMOに従って選択的に停止されるチャージポンプ回路PMP1と、比較的小さな供給能力を有しかつ定常的に動作状態とされるチャージポンプ回路PMP2とをもとに構成するとともに、所定のメタル配線を選択的に形成することでVNNモニタ回路VNNMの内部電圧VNNに対する識別電位を切り換え、内部電圧VNNの電位を選択的にトリミングできるようにする。
請求項（抜粋）：
その非選択レベルが所定の負電位とされるワード線を含むメモリアレイと、外部から供給される電源電圧をもとに上記負電位の内部電圧を生成し、かつ、比較的大きな供給能力を有する第1のチャージポンプ回路、及び比較的小さな供給能力を有する第2のチャージポンプ回路を含む内部電圧発生回路とを具備することを特徴とする半導体記憶装置。
FI (2件)：
G11C 11/34 354 F
, G11C 11/34 354 D
