特許
J-GLOBAL ID：200903067065890596
先入れ先出し記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平10-009531
公開番号（公開出願番号）：特開平11-213649
出願日： 1998年01月21日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 先入れ先出し記憶装置から所定のパルス幅の満信号FUL及び空信号EMPを出力することにより、入出力動作の安定を図る。【解決手段】 読出しアドレスRADRは、書込みクロック信号WCLKに同期してレジスタ31,32に順次シフトして保持される。レジスタ31,32の保持内容が一致すると、一致検出部33から一致検出信号EQ1が出力され、FF(フリップフロップ)34は動作可能状態となる。レジスタ31,32で遅延された読出しアドレスR1と、書込みカウンタ15から出力された書込みアドレスWADRとが満検出部16で比較され、RAM1の満状態が検出される。満検出部16の検出結果は、FF34において書込みクロック信号WCLKに同期して保持され、書込みクロック信号WCLKと同一のパルス幅を有する満信号FULが出力される。空信号EMPについても同様である。
請求項（抜粋）：
書込み制御信号が与えられた時に書込みアドレスで指定された記憶領域に書込みデータを記憶するとともに、読出しアドレスで指定された記憶領域に記憶されたデータを読出して出力するメモリと、前記書込み制御信号が与えられた時に、書込みクロック信号を計数して前記書込みアドレスとして出力する書込みカウンタと、読出し制御信号が与えられた時に、読出しクロック信号を計数して前記読出しアドレスとして出力する読出しカウンタと、前記読出しアドレスを前記書込みクロック信号に同期して保持する第1のレジスタと、前記第1のレジスタに保持された前記読出しアドレスを前記書込みクロック信号に同期して保持する第2のレジスタと、前記第1及び第2のレジスタにそれぞれ保持された前記読出しアドレスを比較し、一致している時に第1の一致検出信号を出力する第1の一致検出部と、前記書込みカウンタから出力された書込みアドレスと前記第2のレジスタで保持された前記読出しアドレスとを比較し、前記メモリの記憶領域が有効なデータで満たされているか否かを検出する満検出部と、前記第1の一致検出信号によって動作が制御され、前記満検出部の検出結果を前記書込みクロック信号に同期して保持し、満信号として出力する第1の出力部と、前記書込みアドレスを前記読出しクロック信号に同期して保持する第3のレジスタと、前記第3のレジスタに保持された前記書込みアドレスを前記読出しクロック信号に同期して保持する第4のレジスタと、前記第3及び第4のレジスタにそれぞれ保持された前記書込みアドレスを比較し、一致している時に第2の一致検出信号を出力する第2の一致検出部と、前記読出しカウンタから出力された読出しアドレスと前記第4のレジスタで保持された前記読出しアドレスとを比較し、前記メモリの記憶領域に有効なデータが存在せず空き状態であるか否かを検出する空検出部と、前記第2の一致検出信号によって動作が制御され、前記空検出部の検出結果を前記読出しクロック信号に同期して保持し、空信号として出力する第2の出力部とを、備えたことを特徴とする先入れ先出し記憶装置。
IPC (2件)：
G11C 7/00 318
, G06F 5/06 313
G11C 7/00 318 A
, G06F 5/06 313
