特許
J-GLOBAL ID:200903067066593609
半導体装置の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
伊丹 勝
公報種別:公開公報
出願番号(国際出願番号):特願2002-056799
公開番号(公開出願番号):特開2003-258082
出願日: 2002年03月04日
公開日(公表日): 2003年09月12日
要約:
【要約】【課題】 素子分離溝への形状劣化のないシリコン酸化膜埋め込みを可能とした半導体装置の製造方法を提供する。【解決手段】 半導体基板11上に耐エッチングマスク13を形成し、半導体基板11をエッチングして素子分離溝15を形成する。素子分離溝15が形成された半導体基板11に、過水素化シラザン重合体溶液の塗膜を形成し、これを化学反応させてシリコン酸化膜18を形成する。形成されたシリコン酸化膜18を素子分離溝15の内部に残して除去した後に、埋め込まれたシリコン酸化膜18を熱処理により緻密化する。
請求項(抜粋):
半導体基板上に耐エッチングマスクを形成する工程と、前記耐エッチングマスクの開口を介して前記半導体基板をエッチングして素子分離溝を形成する工程と、前記素子分離溝が形成された半導体基板に、過水素化シラザン重合体溶液の塗膜を形成する工程と、前記塗膜を、溶媒を揮発させた後化学反応させてシリコン酸化膜を形成する工程と、前記シリコン酸化膜を前記素子分離溝の内部に残して除去する工程と、前記素子分離溝に残されたシリコン酸化膜を熱処理により緻密化する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2件):
FI (2件):
H01L 21/316 G
, H01L 21/76 L
Fターム (20件):
5F032AA35
, 5F032AA44
, 5F032AA45
, 5F032AA69
, 5F032AA77
, 5F032DA03
, 5F032DA04
, 5F032DA10
, 5F032DA23
, 5F032DA24
, 5F032DA33
, 5F032DA53
, 5F032DA74
, 5F058BA02
, 5F058BC02
, 5F058BF46
, 5F058BH02
, 5F058BH07
, 5F058BH20
, 5F058BJ06
引用特許:
前のページに戻る