特許
J-GLOBAL ID：200903067074671627
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-043218
公開番号（公開出願番号）：特開平11-243120
出願日： 1998年02月25日
公開日（公表日）： 1999年09月07日
要約：
【要約】【課題】 チップ面積、スクライブライン幅を縮小することにより、1枚の半導体基板から採取できるチップ数を増加できる半導体装置を提供する。【解決手段】 シリコン基板11の表面にスクライブライン12a〜12cを形成し、スクライブライン12a〜12cによって回路領域13a〜13fを分離する。スクライブライン12a、12c内にプローブ検査で用いるテスティングパッド14aを形成する。回路領域13aとテスティングパッド14aとを接続配線18aで接続する。このように、スクライブライン内にテスティングパッドを形成することにより、回路領域内にテスティングパッドを形成する必要がなくなるため、回路領域の面積を削減し、1枚のシリコン基板から採取できるチップ数を増加させることができる。
請求項（抜粋）：
半導体基板と、前記半導体基板上に設けられたスクライブラインと、前記スクライブラインにより分離された回路領域と、前記スクライブライン内に設けられたプローブ検査に用いるテスティングパッドとを備えた半導体装置。
FI (2件)：
H01L 21/66 E
, H01L 21/66 Y
