特許

J-GLOBAL ID：200903067084443665

半導体装置及びその製造方法

発明者： 生松 均
出願人/特許権者： 富士通カンタムデバイス株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-299577
公開番号（公開出願番号）：特開2002-110700
出願日： 2000年09月29日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】 ソース/ゲート間の寄生容量の増大を抑制しつつ、ゲート電極をドレイン電極から十分シールドすることが可能な半導体装置を提供することである。【解決手段】 ゲート電極が、半導体基板の表面にショットキ接触し、第1の方向に延在する。ドレイン電極が、ゲート電極の一方の側に、該ゲート電極とある間隔を隔てて配置され、半導体基板にオーミック接触する。ソース電極が、主部、オーバハング部、及びシールド部を含んで構成される。主部は、ゲート電極に関してドレイン電極とは反対側の領域において半導体基板にオーミック接触する。シールド部は、ゲート電極とドレイン電極との間に配置され、第1の方向に延在する。オーバハング部は、ゲート電極の上方を通過してシールド部と主部とを接続する。オーバハング部の、第1の方向に関する大きさが、シールド部のそれよりも小さい。

請求項（抜粋）：

半導体基板と、前記半導体基板の表面にショットキ接触し、第1の方向に延在するゲート電極と、前記ゲート電極の一方の側に、該ゲート電極とある間隔を隔てて配置され、前記半導体基板にオーミック接触するドレイン電極と、前記半導体基板の表面上に形成されたソース電極であって、該ソース電極は、前記ゲート電極に関して前記ドレイン電極とは反対側の領域において該半導体基板にオーミック接触する主部と、該半導体基板の表面の法線方向に沿って見たとき、前記ゲート電極とドレイン電極との間に配置され、前記第1の方向に延在するシールド部と、前記ゲート電極の上方を通過して前記シールド部と主部とを接続し、前記第1の方向に関する大きさが、前記シールド部のそれよりも小さいオーバハング部とを含む前記ソース電極とを有する半導体装置。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/3205

FI (2件)：

H01L 29/80 B ,  H01L 21/88 S

Fターム (29件)：

5F033GG02 ,  5F033HH13 ,  5F033HH18 ,  5F033HH28 ,  5F033MM08 ,  5F033MM17 ,  5F033MM21 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ14 ,  5F033QQ27 ,  5F033QQ30 ,  5F033QQ42 ,  5F033QQ73 ,  5F033RR30 ,  5F033UU04 ,  5F033VV03 ,  5F033XX23 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GT03 ,  5F102GT05 ,  5F102GV03 ,  5F102HC30