特許
J-GLOBAL ID:200903067100432563
半導体装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
日向寺 雅彦
公報種別:公開公報
出願番号(国際出願番号):特願2006-280786
公開番号(公開出願番号):特開2008-098529
出願日: 2006年10月13日
公開日(公表日): 2008年04月24日
要約:
【課題】裏面側のチッピングや、ウェーハの反りを抑制する半導体装置及びその製造方法を提供する。【解決手段】第1の主面と、第1の主面の反対側に設けられた第2の主面と、第1の主面側の表層部に設けられたチャネル形成領域と、を有する半導体層と、半導体層の第1の主面上におけるダイシングストリートより内側に設けられた第1の主電極と、半導体層の第2の主面上におけるダイシングストリートより内側に設けられた第2の主電極と、絶縁膜を介してチャネル形成領域に対向する制御電極と、を備えた。【選択図】図1
請求項(抜粋):
第1の主面と、前記第1の主面の反対側に設けられた第2の主面と、前記第1の主面側の表層部に設けられたチャネル形成領域と、を有する半導体層と、
前記半導体層の前記第1の主面上におけるダイシングストリートより内側に設けられた第1の主電極と、
前記半導体層の前記第2の主面上におけるダイシングストリートより内側に設けられた第2の主電極と、
絶縁膜を介して前記チャネル形成領域に対向する制御電極と、
を備えたことを特徴とする半導体装置。
IPC (6件):
H01L 21/336
, H01L 29/78
, H01L 21/288
, H01L 21/28
, H01L 29/739
, H01L 21/301
FI (7件):
H01L29/78 658F
, H01L21/288 E
, H01L21/28 301R
, H01L29/78 655Z
, H01L29/78 653A
, H01L29/78 652L
, H01L21/78 L
Fターム (8件):
4M104BB02
, 4M104DD34
, 4M104DD37
, 4M104DD52
, 4M104DD63
, 4M104DD83
, 4M104FF13
, 4M104HH20
引用特許:
出願人引用 (1件)
-
半導体素子の製造方法
公報種別:公開公報
出願番号:特願2004-237610
出願人:富士電機デバイステクノロジー株式会社
審査官引用 (3件)
前のページに戻る