特許

J-GLOBAL ID：200903067115363940

電子チップ部品

発明者： 石野 昭夫 ,  中尾 文昭 ,  村上 一貫 ,  伊藤 隆文 ,  井口 雅尋
出願人/特許権者： 富士電気化学株式会社
代理人 (1件)： 尾股 行雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-267384
公開番号（公開出願番号）：特開平8-130115
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：

【要約】【目的】 印刷厚を厚くしたり印刷幅を広げたりせずに、導体の電流容量を増やし、且つ導体抵抗を小さくできるた効率的な電子チップ部品を提供する。【構成】 磁性シート1 、2 〜n 上にパターンP1 〜Pn を形成して電流路C1 、C2 〜Cn を形成し、該電流路の一端を別の電流路の一端に順次接続させて周回コイルを形成して成る電子チップ部品において、上記電流路C1 、C2 〜Cn は同一のパターンP1 、P1 〜Pn 、Pn を形成した磁性シート1 、2 〜nを少なくとも2枚以上積層し、これを並列接続して形成した。又、上記電流路C1 、C2 〜Cn は同一パターンP1 、P1 〜Pn 、Pn 同士をスルーホール、或いは印刷の重ね塗りにより並列接続して形成することができる。

請求項（抜粋）：

磁性シート(1 、2 〜n )上にパターン(P1 〜Pn )を形成して電流路(C1 、C2 〜Cn )を形成し、該電流路の一端を別の電流路の一端に順次接続させて周回コイルを形成して成る積層型チップトランス或いはインダクタ部品において、上記電流路(C1 、C2 〜Cn )は同一のパターン(P1 、P1 〜Pn 、Pn)を形成した磁性シート(1 、2 〜n )を少なくとも2枚以上積層し、これを並列接続して形成したことを特徴とする積層型チップトランス或いはインダクタ部品。