特許

J-GLOBAL ID：200903067127885853

半導体記憶装置

発明者： 高島 大三郎
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-200776
公開番号（公開出願番号）：特開2004-047593
出願日： 2002年07月10日
公開日（公表日）： 2004年02月12日
要約：

【課題】1つの強誘電体素子中に3値以上の多値の分極データを記憶可能な強誘電体メモリセルを実現し、強誘電体メモリの高密度化、高集積化を実現する。【解決手段】少なくとも原子A、原子B、原子OからなるABO3 系結晶構造、または、ABO3 系ペロブスカイト構造を有する強誘電体材料を用いた強誘電体素子90に対する印加電界を制御することにより、原子Bが原子A或いは原子Oに対して相対的に位置が移動し、安定点で残留分極としてデータを記憶する半導体記憶装置において、一つの強誘電体素子内で、原子Bが、第1の方向の両端の2点と、前記第1の方向に垂直な第2の方向の両端の2点の計4点の位置で2ビットの情報を記憶する。【選択図】 図9

請求項（抜粋）：

少なくとも原子A、原子B、原子OからなるABO3 系結晶構造、または、ABO3 系ペロブスカイト構造を有する強誘電体材料を用いた強誘電体素子に対する印加電界を制御することにより、前記原子Bが原子A或いは原子Oに対して相対的に位置が移動し、安定点で残留分極としてデータを記憶する半導体記憶装置において、 一つの強誘電体素子内で、前記原子Bが、第1の方向の両端の2点と、前記第1の方向に垂直な第2の方向の両端の2点の計4点の位置で2ビットの情報を記憶することを特徴とする半導体記憶装置。

IPC (2件)：

H01L27/105 ,  G11C11/22

FI (4件)：

H01L27/10 444B ,  G11C11/22 501A ,  H01L27/10 444C ,  H01L27/10 444Z

Fターム (8件)：

5F083FR01 ,  5F083FR02 ,  5F083GA09 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083LA03 ,  5F083ZA21