特許
J-GLOBAL ID：200903067137165603
半導体集積回路群の製造方法、半導体集積回路群、半導体集積回路体、及び半導体基板組合せ決定プログラム
発明者：
,
出願人/特許権者：
代理人 (4件)：
中島 淳
, 加藤 和詳
, 西元 勝一
, 福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2005-087333
公開番号（公開出願番号）：特開2006-269838
出願日： 2005年03月24日
公開日（公表日）： 2006年10月05日
要約：
【課題】 所定面積当たりの半導体集積回路の配置数を多くする。【解決手段】 複数のドライバーダイウエハと複数のデータ処理ダイウエハの半導体集積回路の良否を判定し(202)、ドライバーダイウエハとデータ処理ダイウエハの互いに群応する半導体集積回路が良の組合せを多くとれるドライバーダイウエハとデータ処理ダイウエハとの組合せを決定し(202,204)、決定された組合せ毎に接着し(206)、決定された組合せ毎に、互いに良の判定の半導体集積回路の駆動回路側に光通信素子を取り付ける(208)。互い良の判定の半導体集積回路毎に切断して、半導体集積回路群を製造し(210)、半導体集積回路群を中継基板に取り付けて、半導体集積回路体を製造し(212)、半導体集積回路体を封止する(214)。【選択図】 図13
請求項（抜粋）：
光通信素子を駆動させる機能を有する第1の半導体集積回路が複数形成された複数の第1の半導体基板各々における各第1の半導体集積回路と、光通信素子の駆動を制御する機能を有する第2の半導体集積回路が複数形成された複数の第2の半導体基板各々における各第2の半導体集積回路との良否を判定するステップと、
前記判定結果に基づいて、第1の半導体基板と第2の半導体基板とを重ね合わせるとした場合、互いに良となる第1の半導体集積回路と第2の半導体集積回路との組の数を計数するステップと、
前記計数結果に基づいて、第1の半導体基板と第2の半導体基板との組合せを決定するステップと、
前記決定された組合せにおける第1の半導体基板と第2の半導体基板とを積層するステップと、
互いに良となる第1の半導体集積回路と第2の半導体集積回路との組における第1の半導体集積回路側に光通信素子を搭載するステップと、
互いに良となる第1の半導体集積回路と第2の半導体集積回路との組を、前記積層された第1の半導体基板と第2の半導体基板とから切断するステップと、
を備えた半導体集積回路群の製造方法。
IPC (4件)：
H01L 25/16
, H01L 25/18
, H01L 25/07
, H01L 25/065
H01L25/16 A
, H01L25/08 Z
