特許

J-GLOBAL ID：200903067137544183

プログラム可能な論理回路

発明者： 関澤 裕一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317877
公開番号（公開出願番号）：特開平7-176616
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】配線の自由度を上げて回路設計上での使用効率を大幅に向上させる。【構成】規則配置されて任意のゲート回路を形成する論理ブロック12,12,...と、この論理ブロック12,12,...の形成領域の上面と下面の少なくとも一方の層に配設され、該論理ブロックを所定個数毎にバイパスするバイパス配線17,17,...とを、プログラム動作する配線接続ポイント13,13,...によって論理ブロック12,12,...間を接続する汎用配線16,16,...とは別にFPGAチップ11内に予め設ける。

請求項（抜粋）：

半導体チップに規則配置されて任意のゲート回路を形成する論理ブロックと、上記半導体チップの周辺部に配置され、チップ外部とチップ内の上記論理ブロックで構成される任意回路との間のデータの送受を行なうI/Oバッファ回路と、上記論理ブロック及び上記I/Oバッファ回路の周囲に配された配線領域と、この配線領域に形成された、上記各論理ブロック及びI/Oバッファ回路を接続するための汎用配線と、上記汎用配線間の接続状態を可変して配線経路を制御するプログラム素子でなる配線接続ポイントと、上記論理ブロックの領域の上面と下面の少なくとも一方の層に配設され、該論理ブロックを所定個数毎にバイパスするバイパス配線とを具備したことを特徴とするプログラム可能な論理回路。