特許
J-GLOBAL ID：200903067138485148
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
中村 純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-008582
公開番号（公開出願番号）：特開平5-196699
出願日： 1992年01月21日
公開日（公表日）： 1993年08月06日
要約：
【要約】【目的】入出力端子数が多数の場合でも短時間に、かつ容易に入力バッファを検査することの出来る半導体集積回路を提供する。【構成】複数の単位回路を2個づつの組に分け、各組ごとに一方の入力端子101から第1のスイッチング回路SW1を介して他方の入力バッファ104の出力端子へ接続し、また、他方の入力端子100から第2のスイッチング回路SW2を介して一方の入力バッファ105の出力端子へ接続し、入力バッファの検査時には、上記第1と第2のスイッチング回路を一方づつオンにし、一方の入力端子から入力バッファにトリガ信号を入力し、その入力バッファの出力をオン状態のスイッチング回路を介して他方の入力端子で検出するように構成した。
請求項（抜粋）：
入力端子、入力バッファ、各種回路、出力端子の順に接続された単位回路を複数個備えた半導体集積回路において、上記複数の単位回路を2個づつの組に分け、各組ごとに一方の入力端子から第1のスイッチング回路を介して他方の入力バッファの出力端子へ接続し、また、他方の入力端子から第2のスイッチング回路を介して一方の入力バッファの出力端子へ接続し、さらに上記第1と第2のスイッチング回路の両方をオフにする信号と、一方をオン、他方をオフにする信号とを送出する手段を備え、通常動作時は上記第1と第2のスイッチング回路を共にオフにし、入力バッファの検査時には、上記第1と第2のスイッチング回路を一方づつオンにし、一方の入力端子から入力バッファにトリガ信号を入力し、その入力バッファの出力をオン状態のスイッチング回路を介して他方の入力端子で検出するように構成したことを特徴とする半導体集積回路。
引用特許：
前のページに戻る
