情報処理システム

発明者： , , ,
出願人/特許権者：
代理人 (1件)：武顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-015496
公開番号（公開出願番号）：特開平10-214223
出願日： 1997年01月29日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】相互無効化現象及び2次バッファ記憶装置のヒット率低下による情報処理システム全体での処理性能の低下をなくし、情報処理システム全体での処理性能の高速化を図る。【解決手段】主記憶装置10-1,10-2に記憶されたデータの一部を保持するライト・バック型で構成されるワーク記憶装置11-1,11-2と、命令プロセッサに対応して設置されたライト・スルー型で構成されたバッファ記憶装置12-1,12-2とを有する情報処理システムにおいて、バッファ記憶装置12-1,12-2に対応してライト・スルー型で構成された2次バッファ記憶装置21-1,21-2を設置する。

請求項（抜粋）：

多階層構成の記憶装置を備える情報処理システムにおいて、命令プロセッサ対応に設けられたライト・スルー型の第1のキャッシュ記憶装置と、主記憶装置対応に設けられたライト・バック型の第2のキャッシュ記憶装置と、第1のキャッシュ記憶装置と第2のキャッシュ記憶装置との間に設けられたライト・スルー型の第3のキャッシュ記憶装置とを備えることを特徴とする情報処理システム。

引用特許：

審査官引用 (2件)

メモリアクセス処理方式
公報種別：公開公報出願番号：特願平3-282459 出願人：日本電気エンジニアリング株式会社
特開平3-087948

前のページに戻る