特許

J-GLOBAL ID：200903067174225160

半導体装置の製造方法

発明者： 山内 美知子
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平8-055916
公開番号（公開出願番号）：特開平9-246407
出願日： 1996年03月13日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 EEPROMの微細化を実現しつつ、セルトランジスタの性能を改善する。【解決手段】 シリコン基板21上にソース領域22及びドレイン領域23を形成した後、トンネル絶縁膜24を形成し、更に該トンネル絶縁膜24上にポリシリコン膜25を形成する。ポリシリコン膜25上にリン(P+)をイオン打ち込みして熱処理を30分程度行う。この熱処理により、ポリシリコン膜25がアモルファス状態から結晶性を回復して元のポリシリコンになる。ポリシリコン膜25をパターニングして浮遊ゲート25aを形成した後、その表面を塩酸過水を用いて洗浄する。洗浄後、希釈ドライ酸化を3分程度行うことにより、第1の酸化膜26を形成する。次に、第1の酸化膜26を硫酸過水を用いて洗浄した後、該第1の酸化膜26上に窒化膜27を70Å形成する。その後、900 °Cのウェット酸化法を120分程度行い、窒化膜27上に第2の酸化膜28を形成する。

請求項（抜粋）：

基板におけるソースとドレインに対応する領域の間上にポリシリコンの浮遊ゲートを形成する工程と、前記浮遊ゲート上に第1の酸化膜及び窒化膜を順次形成し、更に該窒化膜上に熱酸化法を用いて第2の酸化膜を形成する工程と、前記第2の酸化膜上に制御ゲートを形成する工程とを含む半導体装置の製造方法において、前記窒化膜は、前記第1の酸化膜の表面を硫酸過水を用いて洗浄した後、CVD法を用いて形成することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434