特許

J-GLOBAL ID：200903067181671508

半導体装置及びその製造方法、ボンディングツール、回路基板並びに電子機器

発明者： 福田 耕一
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-085369
公開番号（公開出願番号）：特開2002-289642
出願日： 2001年03月23日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】 半導体チップとリードとの接続信頼性の高い半導体装置及びその製造方法、ボンディングツール、回路基板並びに電子機器を提供することにある。【解決手段】 本発明に係る半導体装置の製造方法は、少なくとも1辺において仮想直線L1上に1列に並んだ複数の第1の電極14と仮想直線L1よりも内側に配置された第2の電極16とを含む半導体チップ10と、電極12の配列に従って部分的に突出する周縁をなすボンディング面32を含むボンディングツール30と、を用意し、複数のリード20を半導体チップ10の上方に配置する工程と、ボンディング面32の周縁を各リード20の電極12との接合部からの長さがほぼ等しい位置に接触させて、ボンディング面32でリード20を押圧する工程と、を含む。

請求項（抜粋）：

少なくとも1辺において仮想直線上に1列に並んだ複数の第1の電極と前記仮想直線よりも内側に配置された第2の電極とを含む半導体チップと、前記電極の配列に従って部分的に突出する周縁をなすボンディング面を含むボンディングツールと、を用意し、複数のリードを前記半導体チップの上方に配置する工程と、前記ボンディング面の周縁を各リードの前記電極との接合部からの長さがほぼ等しい位置に接触させて、前記ボンディング面で前記リードを押圧する工程と、を含む半導体装置の製造方法。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/60

FI (2件)：

H01L 21/60 311 Q ,  H01L 21/60 311 T

Fターム (4件)：

5F044MM21 ,  5F044NN01 ,  5F044PP02 ,  5F044QQ02