特許

J-GLOBAL ID：200903067209555622

電子装置における信号オフセットを補償するための方法、及びそのための装置

発明者： ペッカ ミッコラ ,  マルック リンティネン ,  ユッカ ランタ
出願人/特許権者： ノキア モービル フォーンズ リミティド
代理人 (1件)： 石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-296698
公開番号（公開出願番号）：特開平7-202693
出願日： 1994年11月30日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 D/Aコンバータに於けるDCオフセット電圧の補償に関し、温度変化等による変化をも考慮した補償を経済的に行うことを目的とする。【構成】 本発明に於いてはエラー訂正レジスタ5が用いられる。このレジスタの値がDCオフセットに基づいて変更され、変換されるべき各信号サンプルに加えられてDCオフセット補償を行う。エラー訂正レジスタの値は、テスティングモード中に変更される。理想的なD/Aコンバータのゼロボルト出力に対応して予め設定された制御値をD/Aコンバータ2に供給し、このコンバータに関連して設けられた差分出力対2a,2bの各出力の電圧値を比較して、その電圧差dUの極性及び相対的なDCオフセットの極性つまり符号を検証する。これにより電圧差dUの極性に基づいてエラー訂正レジスタ内の値が当初設定された初期値から1ずつ増分又は減分される。尚、この初期値はゼロである事が望ましい。

請求項（抜粋）：

電子装置(2;8)に於ける信号のオフセットに対して補償を行う方法であって、所定の信号を前記電子装置(2;8)に入力する段階と、それぞれ前記所定の信号に対応して、前記電子装置(2;8)からの理想的な出力と実際の出力との差分を示すエラー信号を導き出す段階と、前記エラー信号に応じて、記憶手段(5;12,13)内に格納された補償値を変更する段階と、前記値を前記電子装置(2;8)に対する次の信号入力に加算する段階と、を有するオフセット補償方法。

IPC (2件)：

H03M 1/10 ,  H03M 1/06

引用特許：

審査官引用 (4件)

• 特開昭62-061426
  
• 特開昭62-160823
  
• 特開昭62-061426
  
• 特開昭62-160823