半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：三枝英二 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-027781
公開番号（公開出願番号）：特開2003-229576
出願日： 2002年02月05日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】オフ電流を低減すると共に閾値電圧の制御が容易な半導体装置及びその製造方法を提供する。【解決手段】絶縁基板(100)上に形成された多結晶の半導体薄膜(2)を有する薄膜トランジスタを備えた半導体装置である。この半導体装置は、半導体薄膜(100)内に、チャネル領域(80)と、チャネル領域(80)の両側にそれぞれ位置するソース領域(91)及びドレイン領域(92)とを有する。チャネル領域(90)は、第1導電型の不純物、及び、前記第1導電型とは反対の導電型である第2導電型の不純物の双方を含有し、第1導電型と前記第2導電型とがキャンセルされた第1層(2a)と、第1導電型又は第2導電型のいずれかが支配的な第2層(2b)とが積層されることにより構成されており、第1層(2a)と絶縁膜(3)を介して対向するようにゲート電極(4)が形成されている。ソース領域(91)及びドレイン領域(92)は、第2層(2b)において支配的な導電型とは反対の導電型からなる。

請求項（抜粋）：

絶縁基板上に形成された多結晶の半導体薄膜を有する薄膜トランジスタを備え、前記半導体薄膜内に、チャネル領域と、該チャネル領域の両側にそれぞれ位置するソース領域及びドレイン領域とを有し、前記チャネル領域は、第1導電型の不純物、及び、前記第1導電型とは反対の導電型である第2導電型の不純物の双方を含有し、前記第1導電型と前記第2導電型とがキャンセルされた第1層と、前記第1導電型又は第2導電型のいずれかが支配的な第2層とが積層されることにより構成されており、前記第1層と絶縁膜を介して対向するようにゲート電極が形成されており、前記ソース領域及びドレイン領域は、前記第2層において支配的な導電型とは反対の導電型からなる半導体装置。

IPC (3件)：

H01L 29/786 , G02F 1/1368 , H01L 21/336

FI (4件)：

G02F 1/1368 , H01L 29/78 618 E , H01L 29/78 618 F , H01L 29/78 616 A

Fターム (60件)：

2H092JA26 , 2H092JA28 , 2H092JA37 , 2H092JA40 , 2H092JA41 , 2H092KA04 , 2H092MA30 , 2H092NA22 , 2H092PA01 , 5F110AA06 , 5F110AA08 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110CC07 , 5F110CC08 , 5F110DD02 , 5F110DD13 , 5F110DD14 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110FF02 , 5F110FF03 , 5F110FF28 , 5F110FF29 , 5F110FF30 , 5F110FF31 , 5F110FF32 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG32 , 5F110GG34 , 5F110GG36 , 5F110GG45 , 5F110GG47 , 5F110GG52 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HJ23 , 5F110HL05 , 5F110HL23 , 5F110HM15 , 5F110NN02 , 5F110NN03 , 5F110NN04 , 5F110NN23 , 5F110NN24 , 5F110NN25 , 5F110NN72 , 5F110PP01 , 5F110PP03 , 5F110PP35 , 5F110QQ09 , 5F110QQ11 , 5F110QQ23 , 5F110QQ24

前のページに戻る