特許
J-GLOBAL ID：200903067234026260
多結晶シリコン薄膜トランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
目次 誠 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-299210
公開番号（公開出願番号）：特開平7-153964
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】 ソース領域半導体層17上とドレイン領域半導体層18上との間にチャネル領域半導体層14が形成され、該チャネル領域半導体層14上にゲート絶縁膜15を介してゲート電極16が設けられている薄膜トランジスタにおいて、オン/オフ比を高め薄膜トランジスタ特性を向上させる。【構成】 ソース領域半導体層17上及びドレイン領域半導体層18上のチャネル領域半導体層14がノンドープ層であり、その膜厚Wが500〜1500Åであることを特徴としている。
請求項（抜粋）：
基板と、該基板上に設けられるソース電極及びドレイン電極と、該ソース電極及びドレイン電極上にそれぞれ形成される多結晶シリコンからなるソース領域半導体層及びドレイン領域半導体層と、前記ソース領域半導体層上と前記ドレイン領域半導体層上との間に形成される多結晶シリコンからなるチャネル領域半導体層と、前記チャネル領域半導体層上にゲート絶縁膜を介して形成されるゲート電極とを備える多結晶シリコン薄膜トランジスタにおいて、前記ソース領域半導体層上及び前記ドレイン領域半導体層上の前記チャネル領域半導体層がノンドープ層であり、かつその膜厚が500Å〜1500Åであることを特徴とする多結晶シリコン薄膜トランジスタ。
IPC (2件)：
前のページに戻る
