特許

J-GLOBAL ID：200903067235479730

半導体装置及びその製造方法

発明者： 両角 幸男
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-279111
公開番号（公開出願番号）：特開平5-121564
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 層間絶縁膜を介在させた配線層間を電気的に接続するに当り、接続部に導電材を埋め込んでから層間絶縁膜をエッチバックした平坦化手法を用いること、及び埋め込み導電材と導電層間に他の導電材を積層し、多層配線構造の電気特性,歩留りや信頼性向上を図る。【構成】 半導体素子が作り込まれたシリコン基板101表面のフィールド絶縁膜102上に、Al-Cu合金103とTiN121が積層された下地配線層を形成してから、層間絶縁膜104を成長させスルーホールを開孔後、密着層となるTiN105を介してW106を気相成長させた後エッチバックし、スルーホール内にW106を残す。次に、所定量の層間絶縁膜104を異方性エッチバックしてからAl-Cu合金108で上層配線を形成させ、上下の配線層の電気的接続を取る。

請求項（抜粋）：

半導体素子等が形成された基板上に、少なくとも、層間絶縁膜を形成する工程、該絶縁膜に電気的接続を取る為の接続孔を形成する工程、下層半導体素子の導電層もしくは金属等でなる第1の配線層と電気的接続を行なう為の接続導電材を成長する工程、該接続導電材をエッチバックする工程、層間絶縁膜の所定量をエッチバックする工程、前記接続導電材を介して第2の配線層を形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/90 ,  H01L 21/285 301 ,  H01L 21/3205

FI (2件)：

H01L 21/88 R ,  H01L 21/88 N