特許
J-GLOBAL ID：200903067256589888
フィルタ回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-215389
公開番号（公開出願番号）：特開平9-046174
出願日： 1995年07月31日
公開日（公表日）： 1997年02月14日
要約：
【要約】【目的】 充分高速の初期同期を実現しつつ、従来に比較して消費電力を大幅に抑えたフィルタ回路を提供することを目的とする。【構成】 マッチドフィルタとスライディング相関器を並列使用し、初期同期をマッチドフィルタで行い、その後相関演算をスライディング相関器で実行し、マッチドフィルタへの電力供給を停止するものである。
請求項（抜粋）：
入力信号に対して接続されたマッチドフィルタと、このマッチドフィルタに対して並列に前記入力信号に接続された複数のスライディング相関器と、前記マッチドフィルタの出力が所定値以上のレベルになるタイミングを前記スライディング相関器の個数と等しい個数あるいはそれ以下の個数検出するタイミング検出回路と、このタイミング検出回路の出力に基づいて前記スライディング相関器のそれぞれにおける乗算の基本的タイミングを設定するコントローラと、このコントローラの設定によって基本的なタイミングを与えられかつスライディング相関器の出力に基づいてそのスライディング相関器の乗算のタイミングを微調整する同期追跡器と、前記タイミング検出回路によるタイミング検出完了以後は前記マッチドフィルタの作動を中断する電源スイッチとを備えているフィルタ回路。
IPC (5件)：
H03H 11/04
, H03H 17/02 681
, H04J 13/00
, H04L 7/00
, H04L 7/10
H03H 11/04 Z
, H03H 17/02 681 Z
, H04L 7/00 C
, H04L 7/10
, H04J 13/00 A
