特許
J-GLOBAL ID：200903067262337548
波形発生器のトリガ同期化回路
発明者：
出願人/特許権者：
代理人 (1件)：
小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-027978
公開番号（公開出願番号）：特開平6-244728
出願日： 1993年02月17日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】DDSにより得られる第1のサンプリング・クロックと外部トリガとの位相差を測定し、その位相差に応じてDDS出力の位相を変化させ、外部トリガに同期した第2のサンプリング・クロックを得る。【構成】DDSと、DDSの出力に対応した矩形波状の第1のサンプリング・クロックを得る比較器と、外部トリガ入力時点からその後の第1のサンプリング・クロックの最初の立ち上がりまでの時間差を計測するタイムインターバル・カウンタと、時間差に応じた位相シフト量を出力する第1のメモリと、所定の期間オンとなるスイッチと、外部トリガを所定の時間遅延して出力する遅延回路と、遅延回路の出力と前記第1のサンプリング・クロックを受け、第1のサンプリング・クロックの周期が安定化した後その第1のサンプリング・クロックに同期した第2のサンプリング・クロックを出力する第2のサンプリング・クロック発生回路を備える。
請求項（抜粋）：
正弦波を発生するデジタル・ダイレクト・シンセサイザと、このデジタル・ダイレクト・シンセサイザの出力の正負に対応した矩形波信号である第1のサンプリング・クロックを得る比較器と、外部トリガの入力時点からその後の第1のサンプリング・クロックの最初の立ち上がりまでの時間差を計測しデジタル化して出力するタイムインターバル・カウンタと、時間差に応じた位相シフト量のテーブルを持ち、前記時間差に対応する位相シフト量を出力する第1のメモリと、所定の期間のみオンとなるスイッチと、外部トリガを所定の時間遅延して出力する遅延回路と、この遅延回路の出力と前記第1のサンプリング・クロックを受け、第1のサンプリング・クロックの周期が安定化した後その第1のサンプリング・クロックに同期した第2のサンプリング・クロックを出力する第2のサンプリング・クロック発生回路を具備し、前記タイムインターバル・カウンタで測定した時間差に応じた位相シフト量を第1のメモリよりスイッチ経由でデジタル・ダイレクト・シンセサイザに与えて正弦波の位相シフトを行い、前記第2のサンプリング・クロックが前記外部トリガに同期するようにしたことを特徴とする波形発生器のトリガ同期化回路。
IPC (2件)：
前のページに戻る
