特許

J-GLOBAL ID：200903067313895605

半導体製造装置

発明者： 上田 立志 ,  原 優幸
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 油井 透 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-084207
公開番号（公開出願番号）：特開2001-274147
出願日： 2000年03月24日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 反応室内の電極間に供給するTRIESガス流量を一定に制御することで、電極間における混合ガスの部分部分におけるガス組成を一定に制御できるようにして、膜厚のバラツキの解消を図る。【解決手段】 基板を装填した反応室1内にTRIESガスとO2ガスとを供給して基板上にSiO2膜を形成する半導体製造装置において、反応室1の直前にTRIESガスとO2ガスとを合流させるガス合流部5を設け、そのガス合流部に乱流発生手段10を設けた。

請求項（抜粋）：

基板を装填した反応室内にTRIESガスとO2ガスとを供給して基板上にSiO2膜を形成する半導体製造装置において、前記反応室の直前にTRIESガスとO2ガスとを合流させるガス合流部を設けたことを特徴とする半導体製造装置。

IPC (4件)：

H01L 21/31 ,  C23C 16/42 ,  C23C 16/455 ,  H01L 21/316

FI (4件)：

H01L 21/31 C ,  C23C 16/42 ,  C23C 16/455 ,  H01L 21/316 X

Fターム (25件)：

4K030AA06 ,  4K030AA14 ,  4K030BA44 ,  4K030EA03 ,  4K030FA01 ,  4K030KA30 ,  4K030KA41 ,  5F045AA08 ,  5F045AB32 ,  5F045AC09 ,  5F045AC11 ,  5F045AF01 ,  5F045BB02 ,  5F045DP03 ,  5F045EE02 ,  5F045EE05 ,  5F045EF13 ,  5F058BA20 ,  5F058BC02 ,  5F058BF07 ,  5F058BF27 ,  5F058BF29 ,  5F058BG02 ,  5F058BJ01 ,  5F058BJ02