特許

J-GLOBAL ID：200903067319517483

半導体装置の製造方法

発明者： 小島 義則
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平6-242888
公開番号（公開出願番号）：特開平8-107051
出願日： 1994年10月06日
公開日（公表日）： 1996年04月23日
要約：

【要約】【目的】 非晶質カーボン膜を反射防止膜に用いてパターニングを行う際に、レジストパターンに裾引きが発生せず、微細なパターンが十分なフォーカスマージンをもってパターニングできる半導体装置の製造方法を提供する。【構成】 被加工体上に、70°C以下の成膜温度において、スパッタ法により非晶質カーボン膜を堆積する非晶質カーボン膜堆積工程と、非晶質カーボン膜上に、レジストパターンを形成するレジストパターン形成工程と、レジストパターンをマスクとして、非晶質カーボン膜及び被加工体をエッチングするエッチング工程とを有する。

請求項（抜粋）：

被加工体上に、70°C以下の成膜温度において、スパッタ法により非晶質カーボン膜を堆積する非晶質カーボン膜堆積工程と、前記非晶質カーボン膜上に、レジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして、前記非晶質カーボン膜及び前記被加工体をエッチングするエッチング工程とを有することを特徴とする半導体装置の製造方法。