特許

J-GLOBAL ID：200903067328294640

半導体装置およびその製造方法

発明者： 窪田 通孝
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-077901
公開番号（公開出願番号）：特開平11-274488
出願日： 1998年03月25日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】 狭いソース・ドレイン部の高融点金属シリサイド膜の低抵抗率化を可能にし、高集積で、高速化した半導体装置およびその製造方法を提供する。【解決手段】 サイドウォール絶縁膜18上の下方領域に形成したサイドウォールポリシリコン膜とソース・ドレイン部6、7、8のソース・ドレイン層19表面とを一つのシリサイド化領域とすることで、ソース・ドレイン部6、7、8におけるシリサイド化領域を拡大し、その後サリサイド工程を行うことにより、ソース・ドレイン部6、7、8に低抵抗率のCoSi2 膜54、55、56を形成する。

請求項（抜粋）：

サリサイド構造のMOSトランジスタを含む半導体装置において、前記MOSトランジスタの、ゲート酸化膜とポリシリコンゲート電極とによるゲート電極部側壁のサイドウォール絶縁膜上の下方領域にまで広がる、ソース・ドレイン層の高融点金属シリサイド膜を有することを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/28 301

FI (2件)：

H01L 29/78 301 X ,  H01L 21/28 301 T