特許

J-GLOBAL ID：200903067365801005

パケット並列処理装置

発明者： 宮▲ざき▼ 雅也 ,  長澤 利明
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-036985
公開番号（公開出願番号）：特開平11-234331
出願日： 1998年02月19日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 マルチプロセッサ構成のパケット処理装置において、同一通信チャネルから受信したパケットの処理順序が逆転しないことを保証する。【解決手段】 複数の通信チャネル1001〜100Nと、複数の通信チャネルから受信した制御パケットを処理する複数のプロセッサ31〜35と、各プロセッサで処理中の制御パケットを受信した通信チャネルを記憶する処理中通信チャネル記憶部22とを備え、制御パケットをいずれかのプロセッサで処理中の間、その処理中制御パケットと同一の通信チャネルから新たに受信したパケットを他のプロセッサで処理しないようにしたものである。

請求項（抜粋）：

複数の通信チャネルと、前記複数の通信チャネルから受信した制御パケットを処理する複数のプロセッサと、前記複数のプロセッサで処理中の制御パケットを受信した通信チャネルを記憶する処理中通信チャネル記憶部とを備え、制御パケットを前記複数のプロセッサのいずれかで処理中の間、その処理中制御パケットを受信した通信チャネルから新たに受信したパケットを前記複数のプロセッサの他のプロセッサで処理しないことを特徴とするパケット並列処理装置。