特許
J-GLOBAL ID：200903067366247532
静電破壊保護トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-188348
公開番号（公開出願番号）：特開平11-031819
出願日： 1997年07月14日
公開日（公表日）： 1999年02月02日
要約：
【要約】【課題】 工程数の増加がなく、製造コストの上昇を抑えられる高性能な静電破壊保護トランジスタを実現する。【解決手段】 ゲート電極8に、ゲート電極本体部8aからソース領域6側およびドレイン領域5側へ櫛の歯状に延伸形成した複数のゲート電極延伸部8bを設け、ゲート側壁絶縁膜10をゲート電極延伸部8bの櫛の歯状の間を埋めるように形成し、シリサイド層9を、ゲート電極8上と、ゲート側壁絶縁膜10の形成領域を除くソース領域6上およびドレイン領域5上とに形成している。ゲート電極延伸部8bの櫛の歯状の間のゲート側壁絶縁膜10の下のドレイン領域5およびソース領域6は高抵抗となり、この高抵抗と、シリサイド層9とソース/ドレイン拡散層との界面の抵抗とが直列に接続され、この界面での電界集中およびそれによる発熱を抑え、破壊耐圧を向上できる。シリサイド層9はゲート側壁絶縁膜10をマスクとして自己整合的に形成できる。
請求項（抜粋）：
第1導電型の半導体基板の表面に対向配置され第2導電型の拡散層からなるソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間の上にゲート絶縁膜を介して設けたゲート電極本体部と、このゲート電極本体部から前記ドレイン領域側に櫛の歯状に延伸形成した複数のゲート電極延伸部とからなるゲート電極と、前記半導体基板上でかつ前記ゲート電極の側壁に形成され、前記ゲート電極延伸部の櫛の歯状の間を埋めるゲート側壁絶縁膜と、前記ソース領域および前記ドレイン領域上で前記ゲート側壁絶縁膜の形成領域を除く領域に形成したシリサイド層とを備えた静電破壊保護トランジスタ。
IPC (3件)：
H01L 29/78
, H01L 21/8234
, H01L 27/088
H01L 29/78 301 K
, H01L 27/08 102 C
