特許
J-GLOBAL ID：200903067370929249
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-271215
公開番号（公開出願番号）：特開平11-110968
出願日： 1997年10月03日
公開日（公表日）： 1999年04月23日
要約：
【要約】【課題】 書込み制御回路の誤動作を防止するとともに、十分な書込み動作マージンを確保できる半導体記憶装置を提供する。【解決手段】 入力回路30は、ロウアドレスストローブ信号とライトイネーブル信号が入力されるNOR回路36と、除去能力の異なるノイズ除去回路39,40と、ノイズ除去回路39,40の出力が入力されるNAND回路38とから構成され、データ出力イネーブル信号に基づいてノイズ除去回路39,40の何れかを選択する。この構成により、データ書込み時はノイズ除去回路39が選択され、書込み動作はあらかじめ設定された適正な遅延量にて行われ、データ読み出し時は、ノイズ除去できる大きな遅延量に設定してあるノイズ除去回路40が選択されるので、読み出し動作時における書込み制御回路31の誤動作を未然に防止することができる。
請求項（抜粋）：
データ出力時に、データ出力イネーブル信号に基づいて外部入力信号の入力回路を制御するようにしたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/409
, G11C 11/417
G11C 11/34 354 P
, G11C 11/34 305
