特許

J-GLOBAL ID：200903067382925982

DMOSトランジスタを含む出力回路

発明者： 成田 三恵 ,  長濱 哲也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-045915
公開番号（公開出願番号）：特開2003-249849
出願日： 2002年02月22日
公開日（公表日）： 2003年09月05日
要約：

【要約】【課題】 出力端子に過大な電圧が印加されても、破壊されることのないDMOSトランジスタを含む出力回路を提供する。【解決手段】 DMOSトランジスタM1とM2を段積みし、出力端子15とDMOSトランジスタM1のゲートの間、並びにDMOSトランジスタM1のゲートとDMOSトランジスタM2のゲートの間に、それぞれ所定個数が縦続接続されたツェナーダイオード群7と11を配置する。

請求項（抜粋）：

ドレインが、出力端子に接続され、ゲートが、第1の入力端子に接続された第1のDMOSトランジスタと、前記出力端子と前記第1のDMOSトランジスタのゲートの間に配置され、かつ所定個数縦続接続された第1のツェナーダイオード群と、ドレインが、前記第1のDMOSトランジスタのソースに接続され、ゲートが、第2の入力端子に接続され、ソースが、基準電圧源供給端子に接続された第2のDMOSトランジスタと、前記第1と第2のDMOSトランジスタのゲートの間に配置され、かつ所定個数縦続接続された第2のツェナーダイオード群と、を具備したことを特徴とするDMOSトランジスタを含む出力回路。

IPC (3件)：

H03K 19/0175 ,  H03K 17/08 ,  H03K 17/687

FI (3件)：

H03K 17/08 C ,  H03K 19/00 101 F ,  H03K 17/687 A

Fターム (25件)：

5J055AX34 ,  5J055BX16 ,  5J055DX10 ,  5J055DX22 ,  5J055DX83 ,  5J055EX07 ,  5J055EY12 ,  5J055EY13 ,  5J055EY21 ,  5J055EZ62 ,  5J055FX05 ,  5J055FX33 ,  5J055FX34 ,  5J055GX01 ,  5J056AA04 ,  5J056BB46 ,  5J056DD13 ,  5J056DD26 ,  5J056DD27 ,  5J056DD55 ,  5J056DD56 ,  5J056EE11 ,  5J056FF09 ,  5J056FF10 ,  5J056GG09