特許
J-GLOBAL ID：200903067392778678
DRAM装置
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-285752
公開番号（公開出願番号）：特開2000-113667
出願日： 1998年10月07日
公開日（公表日）： 2000年04月21日
要約：
【要約】【課題】 無駄な消費電力を省き、低消費電力化することができるDRAM装置を実現する。 【解決手段】 ロウアドレスに対応するロウレジスタ部6を設け、これにWRITE動作アクセス履歴を記録することによって、WRITE動作が実行されていないロウアドレスのリフレッシュ動作を中止して、従来に行われていたリフレッシュ動作分の無駄な消費電力を省き低消費電力化する。
請求項（抜粋）：
内部データを保持するためにロウアドレス単位にリフレッシュ動作するDRAMであって、リフレッシュ命令,WRITE命令,READ命令のアクセス要求を受け付けるアクセス要求部と、前記DRAMへのリフレッシュ要求を一定時間毎に発生するリフレッシュ動作発生部と、前記DRAMをリフレッシュするロウアドレスをカウントアップするリフレッシュカウンタ部と、前記DRAMへ入力されるロウアドレスと前記リフレッシュカウンタにて発生したロウアドレスとを切り替えるロウアドレスバッファ部と、前記DRAMのアドレスバッファ部から発生したロウアドレスをデコードするロウデコーダ部と、各アドレスを前記DRAMのロウアドレスに対応させ、前記WRITE命令の実行履歴を記録するロウレジスタ部とを備えることを特徴とするDRAM装置。
Fターム (6件)：
5B024AA01
, 5B024BA18
, 5B024BA29
, 5B024CA07
, 5B024DA10
, 5B024DA14
