半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-041392
公開番号（公開出願番号）：特開平9-231753
出願日： 1996年02月28日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】半導体記憶装置でパルスワード方式を実現するにあたり、内部パルスに対するデコーダ出力のタイミングマージンを不要にして設計条件を緩和させ、高周波動作を可能にすることにある。【解決手段】アドレス信号A0,A1をデコードしたデコーダ部1の出力を内部パルスPULSEに同期させパルス化することにより、転送するか否かをそれぞれのレジスタ回路2で選択させる。その選択した結果により、ワードドライバ回路3を用いてワード線WL0〜WL3のうちの1つを駆動する。

請求項（抜粋）：

複数のアドレス信号をそれぞれデコードする複数のデコーダ部と、前記複数のデコーダ部の各々の出力を内部パルスに同期させてパルス化することによりそれぞれ転送する複数のレジスタ回路と、前記複数のレジスタ回路の出力を組合わせてワード線を選択するワードドライバ回路とを有し、前記複数のレジスタ回路の各々に供給される前記内部パルスが前記複数のデコーダ部の出力の取り込みエッジ後のパルス電位のときには、前記複数のデコーダ部の各々のデコーダ出力を前記ワードドライバ回路に伝達し、前記内部パルスが前記複数のデコーダ部の出力を取り込まないエッジ後のパルス電位のときには、前記複数のレジスタ回路の各々に供給される前記複数のデコーダ部の各々のデコーダ出力を常に非選択状態にするとともに、前記ワードドライバ回路でデコードすることにより、前記ワードドライバ回路に接続されるワード線を選択することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/407 , G11C 11/413

FI (3件)：

G11C 11/34 354 D , G11C 11/34 J , G11C 11/34 302 A

前のページに戻る