特許
J-GLOBAL ID：200903067427349465
半導体装置とその形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-327135
公開番号（公開出願番号）：特開2000-150817
出願日： 1999年11月17日
公開日（公表日）： 2000年05月30日
要約：
【要約】 (修正有)【課題】 メモリデバイスにおける深トレンチキャパシタのキャパシタンスを増大させる。【解決手段】 本発明の半導体装置形成方法は基板12に深トレンチ14を形成するステップと、深トレンチの下部に誘電体層26のライニングを形成するステップを有する。誘電体層はチタンを含む。本発明の半導体装置はトレンチを有した基板を有し、トレンチ内には記憶ノード20が形成され、該ノードは容量的に基板に結合されている。トレンチ内の記憶ノード20と基板12間には、酸化チタンを含む誘電体層26が形成されている。
請求項（抜粋）：
深トレンチを基板内に形成し、前記深トレンチ下部に誘電体層のライニングを施すことにより該深トレンチ内に誘電体層を形成するステップを有し、前記誘電体層はルチル結晶形態の二酸化チタンを含むことを特徴とする、半導体装置の形成方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
