特許
J-GLOBAL ID:200903067457543630
液晶表示装置、半導体チップの実装構造、電子光学装置および電子印字装置
発明者:
,
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
上柳 雅誉 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-119736
公開番号(公開出願番号):特開2003-021847
出願日: 1993年09月08日
公開日(公表日): 2003年01月24日
要約:
【要約】【課題】液晶駆動用半導体チップの搭載範囲を小さく、薄く、コンパクトにし、さらに安価な液晶表示装置を提供すること。【解決手段】液晶駆動用半導体チップ4と、液晶駆動用半導体チップ4が接続される第1の層1および第1の層1に積層される第2の層2を有する多層基板と、を備え、多層基板は、第1の層1の面において、液晶駆動用半導体チップ4に接続される入力配線5および液晶駆動用半導体チップ4に接続される出力配線8を有し、且つ第2の層2の面において、入力配線5に接続されるバス配線10を有し、第1の層は第2の層の端縁から突出し、第1の層の突出部分であって出力配線8の在る面と反対側の面に、出力配線8とスルーホール9を介して接続される接続端子13を有する。
請求項(抜粋):
液晶駆動用半導体チップを複数搭載した液晶表示装置において、液晶駆動用半導体チップを多層基板表面に実装し、少なくとも、そのチップへの入力配線パターンとそのチップからの出力配線パターンのある多層基板の表面と、裏面と、その表面と裏面との間に少なくとも1層の中間層を設け、その中間層にその入力配線またはその出力配線またはその両配線の一部を配線パターンとして備え、それぞれの配線をスルーホールを介して接続している多層基板をパネル端子に電気的に接続し、かつ、その複数の多層基板間が導通接続手段により電気的接続されていることを特徴とする液晶表示装置。
IPC (4件):
G02F 1/1345
, G02F 1/1339 505
, H01L 21/60 311
, H01L 23/12
FI (4件):
G02F 1/1345
, G02F 1/1339 505
, H01L 21/60 311 S
, H01L 23/12 N
Fターム (23件):
2H089MA04Y
, 2H089MA06Y
, 2H089NA38
, 2H089NA39
, 2H089PA15
, 2H089QA11
, 2H089TA07
, 2H092GA32
, 2H092GA36
, 2H092GA43
, 2H092GA47
, 2H092GA48
, 2H092GA50
, 2H092GA53
, 2H092GA59
, 2H092GA60
, 2H092HA25
, 2H092HA28
, 2H092NA25
, 2H092PA06
, 5F044KK07
, 5F044KK09
, 5F044LL09
引用特許:
出願人引用 (4件)
-
特開平4-283722
-
特開平4-225327
-
特開昭60-149079
前のページに戻る