特許
J-GLOBAL ID:200903067459251599
自動利得制御回路
発明者:
,
出願人/特許権者:
,
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-124122
公開番号(公開出願番号):特開2000-315926
出願日: 1999年04月30日
公開日(公表日): 2000年11月14日
要約:
【要約】【課題】 周辺温度や電源電圧が変動してもより安定した出力信号を得ることができるAGC回路を提供する。【解決手段】 このAGC回路は、固定利得増幅器181〜18nおよびそれらの出力信号を選択するセレクタ20を含むアナログ可変利得増幅回路10と、A/D変換器12と、バースト信号および色信号のみを通過させるディジタルバンドパスフィルタ14と、バースト信号が一定となるように増幅回路10の利得を制御しかつ検出したバースト信号がディジタル基準信号と等しくなるようにディジタル信号BPFoutを増幅してディジタル出力色信号Coutを得るディジタルAGC/検出回路16とを備える。
請求項(抜粋):
入力基準信号を含むアナログ入力信号を増幅してディジタル出力信号を供給する自動利得制御回路であって、前記アナログ入力信号を受けるアナログ可変利得増幅回路と、前記アナログ可変利得増幅回路から出力されたアナログ信号をディジタル信号に変換するアナログ-ディジタル変換器と、前記アナログ-ディジタル変換器から出力されたディジタル信号中の入力基準信号のレベルが一定となるように前記アナログ可変利得増幅回路の利得を制御するための制御信号を前記アナログ可変利得増幅回路に供給し、かつ前記ディジタル信号中の入力基準信号が所定ディジタル基準信号と等しくなるように前記ディジタル信号を増幅して前記ディジタル出力信号を得るディジタルAGC/検出回路とを備える、自動利得制御回路。
IPC (4件):
H03G 3/20
, H03G 3/30
, H04N 5/52
, H04N 9/68 102
FI (4件):
H03G 3/20 A
, H03G 3/30 B
, H04N 5/52
, H04N 9/68 102 A
Fターム (29件):
5C026BA08
, 5C026BA12
, 5C026BA20
, 5C066CA08
, 5C066DC07
, 5C066DD07
, 5C066EA04
, 5C066EA06
, 5C066GA03
, 5C066GA16
, 5C066GA32
, 5C066HA03
, 5C066HA05
, 5C066JA06
, 5C066KA01
, 5C066KA12
, 5C066KC02
, 5C066KC04
, 5C066KD02
, 5C066KE03
, 5C066KE19
, 5C066KG01
, 5J100JA02
, 5J100LA03
, 5J100LA09
, 5J100LA10
, 5J100LA11
, 5J100QA01
, 5J100SA03
前のページに戻る