特許

J-GLOBAL ID：200903067467232846

半導体集積回路装置およびその製造方法

発明者： 戸井田 孝志 ,  相原 克好
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-147953
公開番号（公開出願番号）：特開平9-008309
出願日： 1995年06月15日
公開日（公表日）： 1997年01月10日
要約：

【要約】【構成】 シリコン基板11上に設ける絶縁膜13と、絶縁膜上に設ける酸窒化シリコン膜15と、酸窒化シリコン膜上に設ける下部ゲート電極17と、下部ゲート電極上に設ける下部ゲート絶縁膜29と、酸窒化シリコン膜上に設ける活性層領域23と、活性層領域表面に設ける上部ゲート絶縁膜31と、上部ゲート絶縁膜上に設ける上部ゲート電極19と、上部ゲート電極に整合する活性層領域に設けるソース領域25とドレイン領域27とを備える半導体集積回路装置とその製造方法。【効果】 固相成長距離を充分に取りながら、電界効果型薄膜トランジスタの閾値電圧の制御性が向上し、さらに下部ゲート絶縁膜の絶縁破壊耐圧を向上させることができる。

請求項（抜粋）：

シリコン基板上に設ける絶縁膜と、絶縁膜上に設ける酸窒化シリコン膜と、酸窒化シリコン膜上に設ける下部ゲート電極と、下部ゲート電極上に設ける下部ゲート絶縁膜と、酸窒化シリコン膜上に設ける活性層領域と、活性層領域表面に設ける上部ゲート絶縁膜と、上部ゲート絶縁膜上に設ける上部ゲート電極と、上部ゲート電極に整合する活性層領域に設けるソース領域とドレイン領域とを備えることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 29/786 ,  H01L 21/318

FI (2件)：

H01L 29/78 617 N ,  H01L 21/318 C