特許
J-GLOBAL ID：200903067473818267
MOS半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大島 陽一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-263262
公開番号（公開出願番号）：特開平6-342884
出願日： 1991年09月13日
公開日（公表日）： 1994年12月13日
要約：
【要約】【目的】LDD型NMOSトランジスタとシングルドレイン型PMOSトランジスタの性能最適化のためのCMOS半導体装置及びその製造方法の提供。【構成】同一ウエハ上に形成された第1及び第2MOSトランジスタを具備した半導体装置に於て、第1MOSトランジスタのゲート電極と不純物領域は第1ゲート側壁スペーサにてセルフアラインされ、第2MOSトランジスタのゲート電極と不純物領域は第1ゲート側壁スペーサとは異なる厚さを有する第2ゲート側壁スペーサにてセルフアラインされることを特徴とする。またこのようなMOS半導体装置の製造方法を提供する。
請求項（抜粋）：
同一ウエハ上に形成された第1及び第2MOSトランジスタを備えたMOS半導体装置に於いて、前記第1MOSトランジスタのゲート電極及び不純物領域が第1ゲート側壁スペーサにてセルフアラインされ、前記第2MOSトランジスタのゲート電極及び不純物領域が前記第1ゲート側壁スペーサとは異なる厚さを有する第2ゲート側壁スペーサにてセルフアラインされることを特徴とするMOS半導体装置。
引用特許：
前のページに戻る
