特許
J-GLOBAL ID：200903067475192292
容量列形DA変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-049467
公開番号（公開出願番号）：特開平6-268522
出願日： 1993年03月10日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】 容量の総和の小さいキャパシタアレイを用いたDA変換回路を提供する。【構成】 多量の容量(Ci)を夫々の一端で共通接続したキャパシタアレイ(11,12)と、このキャパシタアレイの共通接続側に接続されて各々の容量の電荷を積分すると共にこの積分された電荷をリセット信号でリセットする積分手段(10)と、所定関係及び異なる値を有する複数種類の基準電位を個々の容量に夫々供給する基準電位供給手段(Vrefn,Vrefn+1)と、キャパシタアレイの他端と前記基準電位供給手段との間に接続されてリセット信号によりキャパシタアレイの容量をリセットするリセット手段(13)と、このリセット手段を介してキャパシタアレイの他端に接続されて入力される複数ビットのディジタル信号により複数種類の基準電位の中から最適なものを選択する基準電位選択手段(14)と、より構成されている。
請求項（抜粋）：
多数の容量を夫々の一端で共通接続したキャパシタアレイと、このキャパシタアレイの共通接続側に接続されて夫々の容量から電荷を積分すると共にこの積分された電荷をリセット信号によりリセットする積分手段と、を少なくとも有する容量列形DA変換回路において、所定の関係及び異なる値を有する複数種類の基準電位を前記キャパシタアレイの個々の容量へ夫々供給する基準電位供給手段と、前記キャパシタアレイの他端と前記基準電位供給手段との間に接続されて前記リセット信号により前記キャパシタアレイのそれぞれの容量をリセットするリセット手段と、前記リセット手段を介して前記キャパシタアレイの他端に接続されて入力される複数ビットのディジタル信号により複数種類の前記基準電位の中から最適なものを選択する基準電位選択手段と、を備えたことを特徴とする容量列形DA変換回路。
IPC (2件)：
前のページに戻る
