特許
J-GLOBAL ID：200903067539025336
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-186031
公開番号（公開出願番号）：特開平7-045606
出願日： 1993年07月28日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】 上部電極となる多結晶シリコン膜と酸化シリコン膜との界面領域に存在する正孔トラップ密度を低下させる。【構成】 P形シリコン基板1上に、膜厚20nmの酸化シリコン膜2を900°C、9分のウエット酸化法により形成し、N2雰囲気中で1000°C、20分で熱処理する。次に減圧化学気相堆積法で上部電極となる多結晶シリコン膜3を400nm堆積する。この時、上部電極となる多結晶シリコン膜3とその下部の酸化シリコン膜2との界面領域に歪5による正孔トラップが発生する。そこで、N2雰囲気中で900〜1000°C、30分の熱処理を行い、この歪5を緩和し、正孔トラップを低減する。次に気相拡散法を用いて、POCl3を拡散源とするリンドーピング4を行い、多結晶シリコン膜3にリンを添加する。
請求項（抜粋）：
シリコン基板に酸化シリコン膜を形成する工程と、前記酸化シリコン膜上に多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜に不純物を1000°C以上で添加する工程を備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
