特許

J-GLOBAL ID：200903067582024726

CMOS及びバイポーラ差動回路

発明者： 木村 克治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平10-209147
公開番号（公開出願番号）：特開2000-040926
出願日： 1998年07月24日
公開日（公表日）： 2000年02月08日
要約：

【要約】【課題】半導体集積回路上に形成でき、実用性の高いCMOSおよびバイポーラ差動回路の提供。【解決手段】差動入力電圧が印加される2つのトランジスタが差動対を構成し、一方のトランジスタのドレインは第1の定電流源で駆動され、電圧がシフトされて前記差動対を駆動する電流源を構成するトランジスタのゲート電圧を供給されてなる差動対が2対あり、差動入力電圧がそれぞれ互いに逆に印加され、前記差動対を構成を構成する他方のトランジスタの2つのドレイン電流またはコレクタ電流の和電流または差電流を出力電流とする。

請求項（抜粋）：

差動入力電圧が印加される第1、第2のトランジスタが差動対を構成し、前記差動対の出力の一方が第1の定電流源で駆動され、前記差動対の出力のうち前記第1の定電流源で駆動される一方の出力電圧をレベルシフトした電圧が、前記差動対を駆動する第2の電流源を構成する第3のトランジスタの制御端子電圧として供給される、ことを特徴とする差動回路。

IPC (2件)：

H03F 3/45 ,  G06G 7/163

FI (2件)：

H03F 3/45 Z ,  G06G 7/163 M

Fターム (19件)：

5J066AA01 ,  5J066AA12 ,  5J066AA47 ,  5J066CA00 ,  5J066CA91 ,  5J066FA20 ,  5J066HA02 ,  5J066HA10 ,  5J066KA00 ,  5J066KA05 ,  5J066KA09 ,  5J066KA18 ,  5J066MA11 ,  5J066MA21 ,  5J066ND01 ,  5J066ND22 ,  5J066ND23 ,  5J066PD01 ,  5J066TA02